

Cours d'Architecture des Ordinateurs

Didier Teifreto

Laboratoire d'Informatique de
Besançon

teifreto@univ-fcomte.fr

<http://lifc.univ-fcomte.fr/PEOPLE/teifreto/Teifreto.html>

mardi 22 août 2000

But du cours d'A.S.I.

- Comprendre la structure matérielle et logicielle d'un microprocesseur moderne):
 - structure interne
 - structure externe
- Comprendre la structure matérielle et logicielle d'un ordinateur (PC)
- Apprendre à programmer en assembleur 8086
- 3 x 18h d'apprentissage.

Plan du cours

- 1 - *Historique*
- 2- *Principe de fonctionnement*
- 3- *Evaluation des performances*
- 4- *Le jeu d'instructions*
- 5- *Codage des nombres*
- 6- *Le matériel de l'ordinateur*
- 7- *Pipeline et Prédiction de Branchement*
- 8- *Hiérarchie Mémoire*
- 9- *Les Entrées / Sorties*
- 10- *Architectures parallèles*
- 11- *x86 et PC*

Bibliographie - Web

- Organisation et conception des ordinateurs :
L'interface matériel/logiciel 1994 DUNOD A.
Patterson et J.L. Hennessy <http://www.mkp.com>
- Architecture des Ordinateurs : Une approche
quantitative 1996 ITP JL Hennessy et A. Patterson
<http://www.mkp.com/>
- <http://lifc.univ-fcomte.fr/PEOPLE/teifreto/Teifreto.html>.
 - cours, TD et TP
 - Liens utilisés pour l'architecture
 - D'autres cours d'architectures
 - La programmation en Assembleur
 - Le PC

1 | Historique www



La Préhistorique -3000 à 1833

-3000 : Chine, l'octogone à trigramme




-500 : Moyen Orient, l'abaque et le boulier.

1642 : Pascal, met au point la Pascaline (+,-)



1666 : Moreland, la multiplication par additions successives.

1833 : Babbage, imagine la machine à différences puis une machine analytique (UC, mémoire, registres, cartes perforées) jamais terminée




Historique 1840 -1944

1840 : Ada Lovelace, principe itérations successives :
algorithme en honneur de Al Khowarizmi (820).

1854 : Boole, Algèbre de Boole

1858 : Le premier cable transatlantique (2^{ème} en 1866)

1904 : John Fleming, Diode (tube à vide) Lee DeForest,
Triode 1907 →



1937 : Alan M. Turing, Machine de Turing

1938 : Thèse de Shannon, BInary digiT (// architecture et
Booléen)

1940 - 1945 : Calculateurs mécaniques et à relais électrique

Les premiers ordinateurs

1945 : John Von Neumann définit l'architecture de Von
Neumann toujours utilisée de nos jours.

1946 : ENIAC (première génération) 30 Tonnes / 72 →
m²/140 K watts/ 18000 tubes.350 multiplications
/seconde 5000 additions /seconde. programmation
par fils.



1947 : Invention du Transistor 1Kw /3500transistors/
(interrupteur commandé électroniquement) →



1950 : Langage Assembleur et Compilateur

1956 : premier ordinateur à transistors (deuxième
génération) 83000 */s . Notion de système
d'exploitation

Circuits intégrés


1957 : Langage FORTRAN/LISP

1958 : Circuit intégré par Texas Instruments

1965 : Loi de Moore . Complexité des circuits
x2 / 2 ans

1968 : Ordinateurs à Circuits intégrés (troisième
génération) et langage pascal. Notion de
Multiprogrammation de temps partagé, de
temps réel.

1971 : Intel lance le premier microprocesseur
(60000 instructions /s 4004) et la mémoire
intégrée , VLSI



Micro ordinateur

1973 : Premier ordinateur à microprocesseur (quatrième
génération) Altair, ...

1978 : Intel lance le 8086 330 000 instruction /seconde

1981 : multitude de micro-ordinateurs Apple, IBM PC,



1982 : Intel lance le 80286 900 000 instruction /seconde



1985 : Intel lance le 80386 900 000 instruction /seconde



1986 : Premières machines parallèles

Depuis 1986 : Toujours quatrième
génération VLSI

Traitement distribué, réseaux,
machines virtuelles







2 | Principe de fonctionnement



Machine de Turing

Alan Turing : Mathématicien(1912- 1954)
Machine permettant de calculer le résultat de
fonctions décidables.

La machine contient

- Une bande
 - de longueur infinie
 - séparée en cases contenant les symboles 0 et 1
 - se déplaçant à gauche ou à droite
- Une unité de commande
 - Lire une case sur la bande
 - En fonction de l'état interne, et de la valeur lue
écrire une valeur dans la même case
 - En fonction de l'état interne, déplacer la bande
d'une case (gauche ou droite) puis changer d'état



Application


- Syntaxe de la commande :**

état initial, symbole lu \rightarrow état suivant, symbole à écrire, COMMANDE

avec COMMANDE G : Gauche, D : Droite, S : Stop

- Exemple** $2,0 \rightarrow 3,1,D$

Si la machine est dans l'état 2, si le symbole lu sur la bande vaut 0, alors écrire 1 sur la bande, passer dans l'état 3 et déplacer la bande à droite.




Exemple : calcul e_0 ET e_1

2 données : si ($e_0=1$ et $e_1=1$) alors $S=1$ sinon $S=0$


- Etat 0
 - $0,1 \rightarrow 1,1,D$
 - si $S_j=1$ alors aller dans l'état 1 - DROITE $0,0 \rightarrow 3,0,D$
 - si $S_j=0$ alors aller dans l'état 3 - DROITE
- Etat 1
 - $1,1 \rightarrow 2,1,D$
 - si $S_j=1$ alors aller dans l'état 2 - DROITE $1,0 \rightarrow 4,0,D$
 - si $S_j=0$ alors aller dans l'état 4 - DROITE
- Etat 2 : $\forall S_j$ alors écrire 1 et STOP
 - $2,0 \rightarrow 2,1,S$
 - $2,1 \rightarrow 2,1,S$
- Etat 3 : $\forall S_j$ alors écrire S_j - DROITE
 - $3,0 \rightarrow 4,0,D$
 - $3,1 \rightarrow 4,1,D$
- Etat 4 : $\forall S_j$ alors écrire 0 et STOP
 - $4,0 \rightarrow 4,0,S$
 - $4,1 \rightarrow 4,0,S$

Von Neumann



- 1903-1957
- Mathématicien
- concept de programme enregistré
- Machine de Von Neumann
- Goulot d'étranglement


Schéma fonctionnel





Exemple

- Programme enregistré en mémoire
 - instructions $A \leftarrow 4 + 3$
 - code opération du $\leftarrow 45$ et du $\leftarrow + 54$
 - opérandes 4 et 3
 - données
 - données en attente (mémoire)
 - données en cours de traitement accumulateur (ou registre)
- Bus : ensemble de connections
 - adresse mémoire
 - donnée
 - contrôle
- Accumulateur et Registre = mémoire locale

Phase 1 Lecture instruction






Exemple d 'opération


- $A \leftarrow 4 + 3$

	Mémoire	Adresse
– $A \leftarrow 4$	45	100
	4	101
– $A \leftarrow A + 3$	54	102
	3	103
- Initialement CP=100 RI=0 A=0



Déroulement du programme

- CP =100 RI=0 A=0
- Lecture du code instruction et décodage \leftarrow
 - CP =101 RI=45 A=0
- Décodage, lecture de l'opérande 4, exécution
 - CP =102 RI=4 A=4
- Lecture du code instruction $\leftarrow +$
 - CP =103 RI=54 A=4
- Décodage, lecture de l'opérande 3 et addition
 - CP =104 RI=3 A=7



Instructions de la machine

Instructions arithmétiques		
+ , -	+ 50	$A \leftarrow A + \text{contenu mémoire 50}$
Instructions de transfert		
->	-> 50	Contenu de la mémoire 50 $\leftarrow A$
=>	=> 50	idem précédente et $A \leftarrow 0$
Instructions de branchement		
J	J 1010	L'instruction suivante est en 1010
JGT	JGT 1010	Aller à l'adresse 1010 si Accumulateur est positif
JLE	JLE 1010	Aller à l'adresse 1010 si Accumulateur est positif ≤ 0

Exemple de calcul

```
.START 1000      ; Début du programme 1000h
10              11      ; En mémoire 10 il y a 11
20              12      ; Mémoire 20  $\leftarrow$  12

1000            => 20    ; Mémoire 20  $\leftarrow$  A et A=0
1001            + 10    ; A  $\leftarrow$  0 + Contenu mémoire 10
1002            -> 20    ; Mémoire 20  $\leftarrow$  A
1003            H 0

;La mémoire 20 contient maintenant la valeur 11
```


Calcul de la valeur absolue


.START 100

50	10	;(cas -10 en pointillés)
51	20	; résultat
100	=>	51 ; A ← 0
101	+	50 ; A ← mémoire 50
102	JLE	105
103	->	51 ; Résultat positif
104	J	108
105	=>	51
106	-	50 ; A ← 0 - (-10)
107	->	51 ; résultat positif
108	H	0



1947 - AIKEN - HARVARD





UNIVERSITÉ DE FRANCHE-COMTÉ

3 | Evaluation des performances

A large, faint image of a microprocessor chip is centered on the slide, serving as a background for the section header.

22/08/00

Architecture des Ordinateurs

32

Unités de mesure

$$MIPS = \frac{NI}{Temps\ exécution \times 10^6}$$

$$MIPS = \frac{Fréquence\ horloge}{\downarrow CPI \times 10^6} \uparrow$$

Dépend du programme de test - Des programmes standards permettent la comparaison

$$MFLOP = \frac{NI\ Réels}{Temps\ exécution \times 10^6}$$

La loi d'Amdalh

$$Accélération = \frac{Temps\ exécution\ sans\ amélioration}{Temps\ exécution\ avec\ amélioration} > 1$$

$$Fraction_{améliorée} = \frac{Temps\ exécution\ partie\ pouvant\ être\ améliorée}{Temps\ exécution\ totale\ sans\ amélioration} \leq 1$$

$$Accélération_{améliorée} = \frac{Temps\ exécution\ partie\ pouvant\ être\ améliorée}{Temps\ exécution\ partie\ avec\ amélioration} \geq 1$$

$$Accélération = \frac{1}{(1-Fa) + \frac{Fa}{Aa}}$$

Equation des performances

Temps exécution UC = Nombre cycle UC x Temps de cycle

$$CPI = \frac{\text{Nombre cycle UC}}{NI}$$

Temps exécution UC = NI x CPI x Temps de cycle

- Temps de cycle : $1/\text{Fréquence horloge} \uparrow$
- CPI : Jeu d'instruction \downarrow
- NI : Compilateurs \downarrow

$$\text{Temps exécution UC} = \sum_i (NI_i \times CPI_i) \times \text{Temps de cycle}$$

4 | Le jeu d'instructions



Classification jeux d'instruction

Les opérandes sont dans

- la pile (opérandes ou sommet de la pile) (1)
- l'accumulateur (une opérande dans accu) (2)
- dans les registres généraux et/ou la mémoire
 - registre, mémoire (quelques registres) (3)
 - chargement-rangement (grand nombre de registres) (4)
- calcul de $C = A+B$

(1)

PUSH A
PUSH B
ADD
POP C

(2)

LOAD A
ADD B
STORE C

(3)

MOV AX,A
ADD AX,B
MOV C,AX

(4)

LOAD R1,A
LOAD R2,B
ADD R3,R2,R1
STORE C,R3

Registres

GPR (4)

- 32 registres généraux
 - 32 bits
 - $r0 = 0$
 - notés : $r0$ à $r31$
 - $r31$ = adresse retour
- 32 registres flottants
 - 64 bits

Registres (3)

x86

AX : Accumulateur
BX : Base
CX : Comptage
DX : Accumulateur auxiliaire
SI : Index Source
DI : Index Destination

Opérations UAL

- Nombres d'opérandes

- Jeux destructifs (C)

$a \leftarrow a+b$

x86

- Jeux d'instruction non destructifs (D)

$c \leftarrow a+b$

x86

- Machine CISC (année 75)

- registre / mémoire, quelques registres, destructif

- Machine RISC (année 90)

- chargement / rangement, beaucoup de registres GPR, non destructif

Interprétation adresses mémoire

- Little endian

- mot [1000] = 3412h

- double mot [1000] = 78563412h

x86

- Big endian

- mot [1000] = 1234h

- double mot [1000] = 12345678h

12	1000
34	1001
56	1002
78	1003

- Attention lors du transfert de données entre deux machines différentes

Modes d'adressage du x86

- But : Trouver l'opérande
 - registre : nom du registre en clair AX
 - immédiate : dans le code (constante) 100
 - direct : on spécifie l'adresse de l'opérande [100]
 - indirect : l'adresse se trouve dans un registre [SI]
[DI]
 - indexé basé : adresse = registre base + registre
index + valeur immédiate [BX+SI+10]
[BX+DI+10]

Format des instructions

Code opération	Opérande(s)
----------------	-------------


- Taille fixe
 - décodage facile
 - programme plus long
 - temps de chargement d'une instruction constant
- Taille variable
 - décodage compliqué
 - programme de taille optimale

x86

Instructions x86


- Transfert
 - MOV Destination,Source Destination \leftarrow Source
 - PUSH registre et POP registre
- Arithmétique et logique
 - ADD Destination,Source (sub, and) Destination \leftarrow Destination+ Source
 - ADC Destination,Source (subb) Destination \leftarrow Destination+ Source+C
 - CMP Destination,Source (test) \leftarrow Destination-Source
- Branchement
 - JMP Etiquette (inconditionnel) Aller à l'étiquette
 - J? Etiquette (jc, jz, jnc, jnz...) Si Indicateur Aller à l'étiquette
- Procédure
 - CALL Etiquette Appel sous-programme à l'étiquette
 - RET Retour de sous-programme

Notion de Segment x86



Notion de Pile x86

- Type de la pile : LIFO
- Données codées sur cases mémoires uniquement (16 bits)



Fonction : Empiler et Dépiler

Procédure Empiler(entier V) fonction Dépiler:Entier
début début

$SP \leftarrow SP - 2$

$SP \leftarrow SP + 2;$

$[SP] \leftarrow v$

retourner $[SP-2];$

fin

fin

pile pleine $SP = 0$

Lorsque la pile est vide

fonction Pleine():Entier

SP est au sommet

début

Si $SP=0$ *alors* $Pleine \leftarrow 1$

sinon $Pleine \leftarrow 0$

fin

Les procédures x86

A l'appel on place dans la pile :

Les paramètres (Programme - non obligatoire)

L'adresse de retour (instruction suivante - Processeur)

Exécution du sous-programme (modification de CP et de CS)

Au début de la procédure

Le contexte (Etat du processeur - Programme)

A la fin de la procédure :

Restitution du contexte (Programme)


Instruction suivante du programme (Processeur)



Suppression des paramètres (Programme - non obligatoire)

Appel des procédures x86

Procédure MaProc(P1 entier,P2 entier)

Instruction-Suivante





5 | Codage des nombres



Nombres entiers non signés (≥ 0)

- En informatique
 - Binaire 0 et 1
 - Hexadécimal (base 16) 0 à 9 et A a F
- Notation positionnelle (conversion base $b \rightarrow 10$)
 - $N_{(b)} = d_{n-1} d_{n-2} \dots d_1 d_0$
 - $N_{(10)} = b^{n-1}d_{n-1} + b^{n-2}d_{n-2} \dots + b^1d_1 + b^0d_0$

poids

rang

- avec n chiffres $0 \leq N \leq b^n - 1$ soit b^n valeurs

Binaire \Leftrightarrow hexadécimal

	Double mot	Mot (word)	Octet (byte)	
Bits	32	16	8	4
Valeur maximale	$2^{32}-1$	$2^{16}-1$ 65535	2^8-1 255	2^4-1 15
Digit	8	4	2	1
Valeur Maximale	16^8-1 FFFFFFFF	16^4-1 FFFF	16^2-1 FF	16^1-1 F

Conversion base 10 \rightarrow base b

- divisions successives $254_{(10)} = ?_{(2)}$

254 | 2

0 127 | 2

1 63 | 2

1 31 | 2

1 15 | 2

1 7 | 2

1 3 | 2

254 = 1111 1110 b = FE h

254 | 16

14 15

E

F

1 1

Addition binaire

$$\begin{array}{r}
 1001\ 1101\ B = 157 \\
 +\ 0110\ 1101\ A = 109 \\
 \hline
 11111\ 1010\ \text{retenue} \\
 10000\ 1010\ = 266
 \end{array}$$

+	0	1
0	00	01
1	01	10

Résultat sur 9 bits
dépassement non
signé : CARRY

Nombres entiers signés

- format prédéfini
- bit de poids fort a un poids de $-b^{n-1}$
 - $N_{(10)} = -b^{n-1}d_{n-1} + b^{n-2}d_{n-2} \dots + b^1d_1 + b^0d_0$
 - avec n chiffres $b^{(n-1)} \leq N \leq b^{(n-1)} - 1$
 - b^{n-1} valeurs négatives $b^{n-1}-1$ valeurs positives et 0
 - $-128 \leq N\ 8\ \text{bits} \leq 127$
 - $-32768 \leq N \leq 32767$
- Complément à deux

	4	0100
– complément à 1	-8+2+1=-5	1011
– + 1	-8+4 = -4	1100

soustraction binaire

$$1001\ 1101\ B = -99$$

$$+ 0110\ 1101\ A = 109$$

$$\underline{1111\ 1010}\ \text{retenue}$$

$$10000\ 1010 = 10$$

Juste ?? CARRY = 1

Dépassement signé =
OVERFLOW

-	0	1
0	00	01
1	11	00

$$1001\ 1101\ B = -99$$

$$- 0110\ 1101\ A = 109$$

$$\underline{1111\ 0000}\ \text{retenue}$$

$$11101\ 0000 = -48$$

résultat FAUX

BCD

- 1 chiffre décimal = 1 groupe de 4 bits
- Sur 8 bits $0 \leq N \leq 99$
- $64_{10} = 0110\ 0100$
- Correction des opérations

$$\begin{array}{r} 0110\ 0100\ 64_{10} \\ + 1000\ 1000\ 88_{10} \\ \hline 1110\ 1100\ EC_{16} \end{array}$$

FAUX instruction de correction décimale DAA

x86

Nombres fractionnaires

- Notation positionnelle (virgule fixe)

$$- N_{(b)} = d_{n-1} d_{n-2} \dots d_1 d_0 d_{-1} d_{-2} \dots d_{-(m-1)} d_{-m}$$

$$- N_{(10)} = b^{n-1}d_{n-1} + b^{n-2}d_{n-2} \dots + b^1d_1 + b^0d_0 \\ + b^1d_{-1} + b^{-2}d_{-2} \dots + b^{-(m-1)}d_{-(m-1)} + b^{-m}d_{-m}$$

- Représentation virgule flottante

- mantisse x b^{exposant}

- binaire 1,xxxxx . 2^{exposant}

- normalisation : 1 non représenté

Conversion base 10 \rightarrow base b

- multiplications successives

$$0,58_{10} = ?_{16}$$

$$0,58 * 16 = 9,28 \quad \mathbf{9}$$

$$0,28 * 16 = 4,48 \quad \mathbf{4}$$

$$0,48 * 16 = 7,68 \quad \mathbf{7}$$

$$0,68 * 16 = 10,88 \quad \mathbf{A}$$

$$0,88 * 16 = 14,08 \quad \mathbf{E}$$

0,947AE


Format IEEE 754

S de M 1bit	Exposant 8 bits	Mantisse 23 bits	FSP
-------------	-----------------	------------------	-----

S de M 1bit	Exposant 11 bits	Mantisse 52 bits	FDP
-------------	------------------	------------------	-----

valeur exposant codé = exposant réel + excédent

- *excédent* = Exposant maximum / 2
- exposant minimum correspond à *-excédent*
- exposant maximum correspond à *excédent + 1*




Caractéristiques IEEE 754

	Simple précision	Double précision
Taille (bits)	32	64
Excédent	+127	+1023
Exposant normalisé	[-126,+127]	[-1022,+1023]
Plus petit nombre	$1,0 \cdot 2^{-126} \approx 10^{-39}$	$1,0 \cdot 2^{-1022} \approx 10^{-308}$
Plus grand nombre	$1,111_2 \cdot 2^{127} \approx 10^{38}$	$1,111 \cdot 2^{1023} \approx 10^{308}$
Exposant = 0	Dénormalisé nombre < Plus petit Si mantisse = 0 alors nombre représenté = 0	
Exposant = MAXI (128 ou 1024)	Si mantisse = 0 alors nombre représenté = $+\infty$ Si mantisse $\neq 0$ alors nombre non représentable	

Addition flottante

Addition : $m_1 2^{e_1} + m_2 2^{e_2}$

$1,101 \ 2^0 = 1,625$
 $+ \quad 1,111 \ 2^1 = 3,75$
 erreur 5,375
 $0,1101 \ 2^1$
 $+ \quad 1,1110 \ 2^1$
 $10,1011 \ 2^1$
 Normalisation $1,01011 \ 2^2$



Nouveaux formats flottants

- Format 80 bits Extension norme IEEE 754

S de M 1bit	Exposant 15 bits	Mantisse 64 bits
-------------	------------------	------------------

- Format deux réels (SIMD)

S1 1bit	E1 7 bits	M1 32 bits	S2 1bit	E2 7 bits	M2 32 bits
---------	-----------	------------	---------	-----------	------------

6 | Le matériel de l'ordinateur




Algèbre de Boole

- Variable à deux états
- Fonctions à n variables $S = f(A, B)$

A	non	oui
0	1	0
1	0	1

n=1


Symbole de la porte



A	B	and	or	\oplus	nand	nor	id
0	0	0	0	0	1	1	1
0	1	0	1	1	1	0	0
1	0	0	1	1	1	0	0
1	1	1	1	0	0	0	1

n=2

Symbole de la porte



Théorèmes fondamentaux

Associativité	$(A+B)+C = A+(B+C)$ $(A.B).C = A.(B.C)$	
Commutativité	$A+B = B+A$ $A.B = B.A$	
Distributivité	$A+(B.C) = (A+B) . (A+C)$ $A.(B+C) = (A.B) + (A.C)$	
Loi d'Identité	$A+0 = A$ $A.1=A$	$A//=A$
Loi du 0 et 1	$A+1 = 1$ $A.0=0$	
Loi d'inversion	$A+A/ = 1$ $A.A/=0$	

Théorème De Morgan

$$(A+B+C...)/ = A/.B/.C/. \dots \quad (A.B.C...)/ = A/+B/+C/+ \dots/$$

Isoler la valeur d'un bit

Valeur	0	0	1	1	0	0	0	1
Masque	0	0	0	0	0	0	1	0
	0	0	0	0	0	0	0	0
Valeur	0	0	1	1	0	0	1	1
Masque	0	0	0	0	0	0	1	0
	0	0	0	0	0	0	1	0

Si (Valeur ET 02) = 2

alors

Le bit 1 est à 1

sinon

Le bit 1 est à 0

FinSI

Si (Valeur ET 02) ≠ 0

alors

Le bit 1 est à 0

sinon

Le bit 1 est à 1

FinSI

Forcer la valeur d'un bit

Valeur	0	0	1	1	0	0	0	1
Masque	0	0	0	0	0	0	1	0
<hr/>								
Valeur	0	0	1	1	0	0	1	1
Valeur	0	0	1	1	0	0	1	1
Masque	0	0	0	0	0	0	1	0
<hr/>								
Valeur	0	0	1	1	0	0	1	1

$Valeur \leftarrow Valeur \text{ OU } 02h$

Conception d'un circuit


- 1 - La table de vérité
- 2 - L'équation
(somme de produits)

$$C = A \cdot B$$

$$R = AB + A/B = A \oplus B$$

- 3 - Schéma
– portes ET OU NON

A	B	C	R
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0



Conception d'un additionneur

1. La table de vérité

2 L'équation

$$R = A/B/C + A/BC/+AB/C/+ABC$$


$$C+ = A/BC + AB/C + ABC/+ABC$$

3. Schéma avec des portes nands (R)

$$R = (A/B/C + A/BC/+AB/C/+ABC)/$$

$$R = ((A/B/C)/(A/BC)/(AB/C)/(ABC)/)$$


A	B	C	C+	R
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




Autres circuits

• Multiplexeur Si $S=0$ alors $C=A$ sinon $C=B$ $C=S/A + SB$

A	B	S	C
0	X	0	0
1	X	0	1
X	0	1	0
X	1	1	1



• Décodeur



Suivant A

cas 0: Sortie 0=1

cas 1 : Sortie 1=1


...

cas 7: Sortie 7=1

Fin Suivant

Réseaux logiques programmables

$$E = A/BC + AB/C + ABC/$$




22/08/00

Architecture des Ordinateurs

73


Unité Arithmétique et Logique

- 1 bit et/ou



Inversion	op	op2	op1	Fonction
0	0	0	0	a ET b
0	1	0	1	a OU b
0	2	1	0	a + b
1	2	1	0	a - b
1	3	1	1	a < b


- 1 bit et/ou/+



$$-b = b/ +1$$

$$a-b = a+b/ +1$$

et/ou/+/-



22/08/00

Architecture des Ordinateurs


74

UAL 1 bit complète


Si $a < b$ alors $r=1$ sinon $r=0$

Si $a-b < 0$ alors $r=1$ sinon $r=0$ (c'est la valeur du bit de signe)


UAL bit 0 à n-2



UAL bit n-1



UAL n bits. Vue interne /externe




Circuits séquentiels - Bascules RS

R	S	Q-	Q
0	0	Q-	Q-
1	0	x	0
0	1	x	1
1	1	x	?


mémorisation
Remise à zéro
mise à 1
indéfini

Bascule RS



Bascule D niveau


H	D	Q-	Q
0	x	Q-	Q-
1	1	x	1
1	0	x	0



Bascule D et trois états


Bascule D front

H	D	Q-	Q
x	x	x	Q-
1	1	x	1
1	0	x	0




Bascule D front et validation

Val	H	D	Q-	Q
1	x	x	x	Q-
1	1	1	x	1
1	1	0	x	0
0	x	0	x	HI



Registre parallèle synchrone




22/08/00

Architecture des Ordinateurs

79

Registre à entrée série




22/08/00

Architecture des Ordinateurs

80


Registre 2 ports lecture / 1 écriture



Mémoire SRAM $2^n \times m$ bits

Vue externe


Vue interne





Multiplication principe

Multiplicande	1 0 0 0	8
Multiplicateur	x 1 0 0 1	x 9
+	1 0 0 0	72
+	0 0 0 0	
+	0 0 0 0	
+	1 0 0 0	
	1 0 0 1 0 0 0	


Multiplication v1






Accélération de la multiplication

Multiplieur en réseau




$$\begin{array}{r}
 1000 \quad A \\
 \times 1001 \quad b_3 b_2 b_1 b_0 \\
 \hline
 1000 \quad A \text{ et } b_0 \\
 0000 \quad A \text{ et } b_1 \\
 0000 \quad A \text{ et } b_2 \\
 1000 \quad A \text{ et } b_3 \\
 \hline
 1001000
 \end{array}$$

Addition flottante



7 | Pipeline et prédiction de branchement





Pipeline: La laverie

- Anne, Bernard, Claude, David ont chacun du linge à nettoyer, sécher, repasser



- Laver : 30minutes
- Sécher : 40 minutes
- Repasser 20 minutes
- Total : 90 minutes





Le Pipeline

- Plusieurs instructions se recouvrent dans leur exécution.
- $\text{débit}_{(\text{sans pipeline})} = \text{Nombre instructions} / \text{Temps}$
- Etage du pipeline = Etape
- Cycle Machine = Temps dans un étage + Transfert
- \Rightarrow Equilibrer le temps dans chaque étage
- $\text{Débit}_{\text{avec}} = \frac{\text{Nombres instructions} \times \text{Nbs Etages}}{\text{Temps d'exécution}}$

Pipeline de base à 5 étages


LI : Lecture instruction suivante / calcul CP suivant

DI : Décodage instruction, affectation registre temporaire

EX : Exécution de l'instruction ou calcul d'adresse

M : accès mémoire éventuel ou modification CP éventuelle

ER : mise à jour des registres




Cycle Horloge	1	2	3	4	5	6	7	8
Instruction i	LI	DI	EX	M	ER			
Instruction i+1		LI	DI	EX	M	ER		
Instruction i+2			LI	DI	EX	M	ER	
Instruction i+3				LI	DI	EX	M	ER

Instructions U.A.L.

- $Rd \leftarrow Rs1 \text{ opération } Rs2$
- $Rd \leftarrow Rs1 \text{ opération immédiate}$
 - LI : Lire instruction suivante, calcul de CP suivant
 - DI : détermination Opérande 1, opérande 2, code opération op , numéro registre résultat
 - EX : calcul résultat Opérande 1 op Opérande 2
 - M : Rien
 - ER : $Rd \leftarrow \text{Résultat}$


Pipeline UAL




Instruction écriture mémoire

- $[Rs1 + \text{immédiate}] \leftarrow Rs2$
 - LI : Lire instruction suivante, calcul CP suivant (idem opération UAL)
 - DI : détermination Opérande 1, opérande 2, immédiate, code opération '+'
 - EX : calcul adresse de la donnée
 - M : accès mémoire écriture de la donnée
 - ER : rien

Pipeline Ecriture Mémoire




- $Rd \leftarrow [Rs1 + \text{immédiate}]$
 - LI : Lire instruction suivante, calcul CP suivant (idem opération UAL)
 - DI : détermination Opérande 1, immédiate, code opération '+'
 - EX : calcul adresse de la donnée
 - M : Accès mémoire en lecture
 - ER : Ecriture dans Rd de la valeur lue en mémoire




Instruction de branchement

- Si $Rs1=0$ aller à CP Suivant + $Rs2$
 - LI : Lire instruction suivante
 - DI : calcul opérande 1, opérande 2, code opération +, immédiate
 - EX : calcul de l'adresse CP Suivant + $Rs2$, Calcul $Rs1=0$
 - M : Modifier CP avec CP suivant ou CP Suivant + $Rs2$
 - ER : rien

Pipeline Branchement





Réduction nombre d'étage

- Instructions UAL peuvent éviter le cycle M
- Instructions de Branchement peuvent éviter le cycle ER

Cycle Horloge	1	2	3	4	5	6	7	8
Inst UAL	LI	DI	EX	ER				
Lect Mem		LI	DI	EX	M	ER		
Inst UAL			LI	DI	EX	?	ER	
Inst UAL				LI	DI	EX	?	ER
Inst Branch.					LI	DI	EX	M

•Gain de temps non évident ...

22/08/00 Architecture des Ordinateurs 104

Les aléas

- Structurels : conflits de ressources
 - Machine avec un seul banc mémoire (programme + données)
- De données : LAE (lecture après écriture)
 - 3 cycles perdus

Cycle Horloge	1	2	3	4	5	6	7	8
$R1 \leftarrow R2 + R3$	LI	DI	EX	M	ER			
$R4 \leftarrow R1 - R5$		LI	DI	X	X	DI	EX	M
$R6 \leftarrow R1 \cdot R7$			LI	X	X	X	DI	EX
$R8 \leftarrow R1 + R9$				X	X	X	LI	DI
$R10 \leftarrow R3 - R5$					LI	X	X	LI

Bulle

Les aléas de données

- Opération UAL
 - résolution matérielle : technique d'envoi (EX/M/ER/Registres)
 - 0 cycle perdu

Cycle Horloge	1	2	3	4	5	6	7	8
$R1 \leftarrow R2 + R3$	LI	DI	EX	M	ER	registres		
$R4 \leftarrow R1 - R5$		LI	DI	EX	M	ER		
$R6 \leftarrow R1 \cdot R7$			LI	DI	EX	M	ER	
$R8 \leftarrow R1 + R9$				LI	DI	EX	M	ER
$R10 \leftarrow R3 - R5$					LI	DI	EX	M

Les aléas de données

– Opération Mémoire

- résolution matérielle : technique d'envoi
- insuffisant 1 cycle perdu

Cycle Horloge	1	2	3	4	5	6	7	8
$R1 \leftarrow [R2+0]$	LI	DI	EX	M	ER	registres		
$R4 \leftarrow R1-R5$		LI	DI	X	EX	M	ER	
$R6 \leftarrow R1.R7$			LI	X	DI	EX	M	ER
$R8 \leftarrow R1+R9$				X	LI	DI	EX	M
$R10 \leftarrow R3-R5$						LI	DI	EX

Les aléas de données

- résolution logicielle : Réorganisation du code par le compilateur
- Exécution dans le désordre : gérée par le matériel
- 0 cycle perdu

Cycle Horloge	1	2	3	4	5	6	7	8
$R1 \leftarrow [R2+0]$	LI	DI	EX	M	ER	registres		
$R10 \leftarrow R3 - R5$		LI	DI	EX	M	ER		
$R4 \leftarrow R1-R5$			LI	DI	EX	M	ER	
$R6 \leftarrow R1.R7$				LI	DI	EX	M	ER

Les aléas de branchement


- Blocage pipeline durant deux ou trois cycles perdus

Cycle Horloge	1	2	3	4	5	6	7	8
Si R2=0 aller a	LI	DI	EX	M	ER			
Instruction i+1		LI	?	?	DI	EX	M	ER
Inst suivante			LI	LI	LI	DI	EX	M

- Calcul anticipé de la condition (DI) 0 OU 1 cycle perdu

Cycle Horloge	1	2	3	4	5	6	7	8
Si R2=0 aller a	LI	DI	EX	M	ER			
Instruction i+1		LI	DI	EX	M	ER		
Inst suivante	no	LI	LI	DI	EX	M	ER	

Microprocesseur complet version2



Prédiction de branchement

i1: R1 ← 100

i2: R1 ← R1 - 1

i3: R2 ← R2 + 1

i4: Si R1 <> 0 aller à i2

i5:

99 erreurs : 99 cycles perdus

Cycle Horloge	1	2	3	4	5	6	7	8
<i>i1 R1 ← 100</i>	LI	DI	EX	M	ER	registres		
<i>i2 R1 ← R1 - 1</i>		LI	DI	EX	M	ER		
<i>i3 R2 ← R2 + 1</i>			LI	DI	EX	M	ER	
<i>i4 Si R1 <> 0</i>				LI	DI	EX	M	ER
<i>i5</i>					LI			
<i>i2 R1 ← R1 - 1</i>						LI	DI	EX

22/08/00

Architecture des Ordinateurs

111

Prédiction de branchement

– Principe de localité : Même code effectué souvent (ici 99% du temps)

- En conservant l'état antérieur des branchements
 - « PRIS » ou « NON PRIS »
- Variable booléenne.

Cycle Horloge	1	2	3	4	5	6	7	8
<i>i4 Si R1 <> 0</i>	LI	DI	EX	M	ER			
<i>i5 R1 ← R1 - 1</i>		LI						
<i>i2 R1 ← R1 - 1</i>			LI	DI	EX	M	ER	
...				LI	DI	EX	M	ER
<i>i4 Si R1 <> 0</i>					LI	DI	EX	M
<i>i2 R1 ← R1 - 1</i>						LI	DI	EX

Non Pris

Pris

22/08/00

Architecture des Ordinateurs

112


Prédiction de branchement

- BTB (Branch Target Buffer)
 - mémoire interne au processeur contenant un ensemble de lignes (état prédiction 1 bit)

Adresse Instruction	Adresse Cible	Etat Prédiction	
i4	?	Non Pris	R1=100
i4	i2	Pris	R1=99
			R1=0
i4	i2	Non Pris	R1=-1


$$\text{Taux prédiction correcte} = \frac{98}{100}$$

Algorithme de prédiction de branchement 1 bit



1 bit : 2 états P/NP


Algorithme de prédiction de branchement 2 bits



2 bits:
4 états
FNP
NP
P
FP

Opérations multicycles


- Opérations flottantes (plus d'un cycle)
- Trois unités d'exécution en parallèle (superscalaire ordre 3)
 - UAL nombre entier : 1 étage
 - Multiplicateur flottant et entier : 3 étages
 - Addition flottante : 3 étages (3 cycles entre deux divisions)



Pièges

L'augmentation de la profondeur du pipeline accroît toujours les performances

- impossible d'équilibrer les temps dans les étages
- le temps de mémorisation est constant



Equations des performances

$$\text{Accélération} = \frac{\text{CPI non pipeliné} \times \text{Temps cycle non pipeliné}}{\text{CPI pipeliné} \times \text{Temps cycle pipeliné}}$$

$$\begin{aligned} \text{CPI pipeliné} &= \text{CPI idéal} + \text{Cycle de suspension} \\ &= 1 + \text{Cycle de suspension par instruction} \end{aligned}$$


Si même fréquence horloge


$$\text{Accélération} = \frac{\text{Profondeur pipeline}}{1 + \text{Cycle de suspension}}$$

8 | Hiérarchie Mémoire



Vitesse UC /RAM





Principe de localité

- **Localité temporelle**
 - données ou instructions utilisées récemment le seront dans un futur proche (boucles, tableaux de données)
 - instruction 90% du temps sur 10% d'instructions
- **localité spatiale**
 - données ou instructions proches seront utilisées en même temps (tableau, instructions séquentielles)
 - accès à des petites portions de l'espace mémoire.

⇒ Mettre dans le processeur les instructions et les données en cours d'utilisation

⇒ Rendre les cas fréquents plus rapides

22/08/00 Architecture des Ordinateurs 122


Le cache

- Q1 : Où placer un bloc dans le cache ?
- Q2 : Comment trouver un bloc dans le cache ?
- Q3 : Quel bloc doit être celui remplacé ?
- Q4 : Que se passe t-il lors d'une écriture ?
- On ne raisonne plus en octet mais en bloc (ensemble d'octets - localité spatiale)

Q1 : Placer un bloc dans le cache


- Une place unique (correspondance directe)
(numéro bloc) modulo (nombre blocs cache)
- N'importe où (correspondance associative)
- Ensemble de blocs restreint (correspondance associative par ensemble de n blocs)
(numéro bloc) modulo (nombre ensembles dans le cache)

Fonctions de correspondance



Q2 : Trouver

- Une adresse contient
 - offset dans le bloc
 - étiquette
 - numéro de bloc dans le cache



Exemple

- Taille bloc = 1Ko
- Mémoire centrale 32 Mo = 2^{25} → 32 K blocs
- Mémoire cache 256 Ko → 256 blocs → 64 ensembles

fonction de correspondance directe :

7 bits	8 bits	10
--------	--------	----

correspondance associative par ensemble de 4 blocs

9 bits	6 bits	10
--------	--------	----

fonction de correspondance associative

15 bits	0 bits	10
---------	--------	----

Organisation d'un bloc du cache

- bit V = 1 si bloc occupé

Etiquette	V	n octets (données)
-----------	---	--------------------

- Comparaison simultanée de toutes les étiquettes des blocs présents dans l'ensemble.
- Si bloc absent "pénalité d'accès au cache" pour vider le bloc en cours dans la mémoire et charger le nouveau bloc.

Q3 : Remplacer

- Si tous les blocs de l'ensemble sont occupés, il faut en enlever un
 - Au hasard : facile à réaliser
 - L.R.U (Least Recent Used) Evite de supprimer des informations bientôt nécessaires

Q4 : Ecrire

- Ecriture simultanée → Données dans le Cache et dans le cache de niveau inférieur (ou MC)
 - Augmentation trafic mémoire
 - cohérence MC / Cache


Ecrire

- Réécriture (recopie, rangement) → Données dans Cache et copie dans le cache de niveau inférieur (ou MC) quand on a besoin du bloc
 - 1 bit modifié
 - Diminution du trafic mémoire
 - incohérence cache / MC
- Si la donnée n'a jamais été utilisée
 - Ecriture allouée : chargement du bloc, puis modification donnée dans ce bloc (localité temporelle, on espère avoir besoin encore de ce bloc)
 - Ecriture non allouée : le bloc est modifié dans le niveau inférieur

Exemple de cache direct

- Mémoire : 8 bits
- Données et Adresse processeur : 32 bits
- 2^{30} doubles mots de 32 bits en mémoire
- Cache de 64 Kilos octets - 16 Kilos doubles mots
- Blocs de 16 octets = 4 (2^2)mots = Offset 2 bits
- Cache 4 Kilos blocs = 2^{12} = Index 12 bits
- Mémoire centrale 2^{28} blocs
- Le cache 1 parmi $2^{28}/2^{12} = 2^{16}$ = Etiquette 16 bits

Exemple de cache direct contenant des blocs de 4 mots



Exemple de cache associatif par ensemble de 4 blocs de 1 mot


- Mémoire : 8 bits
- Données et Adresse processeur : 32 bits
- 2^{30} doubles mots de 32 bits en mémoire
- Cache de 64 Kilos octets - 16 Kilos doubles mots
- Blocs de 4 octets = 1 (2^0) mots = Offset 0 bit
- Cache 4 Kilos Ensemble = 2^{12} = Index 12 bits
- Mémoire centrale 2^{30} blocs
- Le cache 1 parmi $2^{30}/2^{12} = 2^{18}$ = Etiquette 18 bits

22/08/00

Architecture des Ordinateurs

133

Cache associatif par ensemble 4



22/08/00


Architecture des Ordinateurs

134

Pénalité d'échec

- En cas d'échec cache, accès mémoire
 - 4 cycles pour envoyer envoi adresse mémoire
 - +24 cycles d'attente pour accès à un double-mot
 - +4 cycles récupérer la donnée double-mot
 - 32 cycles pour mettre une donnée dans le cache
- 1 bloc du cache contient 4 doubles-mots
 - $32 \times 4 = 128$ cycles pour 4 doubles mots

Réduction de la pénalité d'échec



Résultats

- Mémoire standard
 - $4 \times 32 = 128$ cycles
- Mémoire élargie
 - $2 \text{ mots} \times 32 + 2 \text{ (MX)} = 66$ cycles
- Mémoire entrelacée
 - 4 cycles pour l'envoi des adresses
 - 24 cycles d'attente
 - 4×4 récupérer les données
 - 44 cycles

Equation des performances

$$\text{Temps exécution UC} = (\text{Nombre cycle UC} + \text{Cycle suspension}) \times \text{Temps de cycle}$$

Avec


$$\begin{aligned} \text{Cycle suspension} &= \text{Nombre échecs} \times \text{Pénalité d'échecs} \\ &= \text{NI} \times \text{Echecs par instruction} \times \text{Pénalité} \\ &= \text{NI} \times \text{Accès mémoire par instruction} \times \\ &\quad \text{Taux échecs (\%)} \times \text{Pénalité} \end{aligned}$$

9 | Les Entrées / Sorties



Introduction

- Conception Processeur : Augmentation performances
- Conception E/S : extensibilité, tolérance pannes + performances
- E/S aussi importantes que le processeur



Exemple loi d'Amdalh

Programme 100 secondes dont E/S 10secondes

Gain vitesse microprocesseur 50% an . Gain E/S 0%


Quel sera le gain en vitesse d'exécution du programme en 5 ans?

année	Temps UC	Temps exécution
0	90s	100
1	$90/1,5 = 60s$	70
2	$45/1,5=40s$	50
...		
5	12s	22s
Accélération	7,5	4,5

Caractéristiques


- Comportement
 - Entrée, Sortie ou Entrée/sortie
- Partenaire → Quantité d'information à transférer
 - humain (clavier, souris, quantité faible)
 - machine (disque, réseaux, quantité forte)
- Débit
 - entre périphérique et mémoire
 - humain (lent 0,01Ko/s)
 - machine(rapide 2Mo/s)

Type de bus - Bus commun



- Bus court : les transfert mémoire doit être rapide.
- Spécifique à un processeur donné
- Bus de données et adresse communs : attente longue lors des entrées/sorties


Bus dédiés au E/S



- Bus E/S : longs - lents
- Adaptateur : permet de convertir les vitesses de bus
- Bus standardisés (PCI, SCSI, ...)
- Une connexion aux bus processeur-mémoire, les autres bus d' E/S sont connectés en dessous.

DMA

- Pas d'accès au microprocesseur pour les transferts
- microprocesseur « disponible » sur ses caches



22/08/00


Architecture des Ordinateurs

145

Communication E/S processeur

Interrogation
Perte de temps



Interruption :
Gain de temps



22/08/00

Architecture des Ordinateurs

146



10| Les machines parallèles




Classification de Flynn

- SISD Une instruction, 1 donnée
- SIMD Une instruction, 1 vecteur de données
- MISD
 - Aucune machine commerciale
- MIMD



SIMD


- Même instruction sur plusieurs processeurs
- Processeur a sa propre mémoire de données
- Une seule mémoire programme



Intel MultiMédia eXtension

x86

- Créée en 1996, intégrée aux Pentium III
- Accélère les calculs sur les entiers
- Composée de 57 instructions
- Manipule des blocs 64 bits décomposables en



Les instructions MMX

- Les instructions agissent sur les paquets de données. Pas de passage entre deux paquets.
- En arithmétique saturée, le résultat issu d'un débordement est saturé à la valeur extrême correspondante : Addition de deux octets
 - Arithmétique classique : $F0h + 60h = 50h + \text{carry}$
 - Arithmétique saturée: $F0h + 60h = FFh$
 - Exemple de valeurs de saturation : octet


	Minimum	Maximum
Signée	00h (0)	FFh (255)
Non Signée	80h (-127)	7Fh (127)

Intérêt :
pas de test de débordement (CF),
pas de correction à effectuer.

MIMD

- Processeur a sa propre mémoire instruction
- Processeur a sa propre mémoire de données
- Les microprocesseurs sont standards
 - 2 à 32 processeurs : mémoire partagée centralisée, UMA (Uniform Memory Access)
 - Mémoire distribuée sur chaque processeur
 - Combinaison des deux
 - mémoire distribuée sur chaque nœud
 - plusieurs processeurs par nœud


2 Architectures possibles



Machine à bus unique
Mémoire centralisée

Machine à réseaux
Mémoire distribuée


Topologie des réseaux



Réseaux 2 dimensions
16 processeurs

Carré = Processeur
Rond : Commutateur

Beaucoup de commutateurs
à traverser



Réseaux 3 dimensions
8 processeurs

Carré = Processeur
Rond : Commutateur

Moins de commutateurs
à traverser

11 | x86 et PC



Evolution de la famille x86

	An	MIPS	Mhz	Tr	Data	Adr	Reg	Cache
8086	1978	0,8	8	29k	16	1M	16	x
286	1982	2,7	12,5	134k	16	16M	16	x
386	1985	6	20	275k	32	4GB	32	L1 8k
486	1989	20	25	1,2M	32	4GB	32	L1 16k
Pentium	1993	100	80	3,1M	64	4GB	32	L1 16k
PII	1997	466	266	7M	64	64GB	32	L1 16k L2 512
PIII	1999	1000	500	8,2M	64	64GB	32 +128	L1 32 L2 512

Mhz : Fréquence du microprocesseur



Tr : Nombre de transistors pour le microprocesseur. (hors cache)

data : Taille du bus de donnée.

Adr : Taille de la mémoire.


Reg : Nombre de registre dans le microprocesseur

Cache : Taille du cache




Unité de répartition et d'exécution

Distribution à l'unité d'exécution correcte
Retour dans la réserve après exécution.




Unité de retrait

- Supprime les micro opérations de la réserve dans l'ordre du programme
- Redonner au registres leurs noms d'origine



Bus interface

- Accès mémoire non bloquants avec une réserve des accès mémoire à effectuer.
- Bus rapide pour le cache de niveau 2




22/08/00

Architecture des Ordinateurs

163

Architecture PIII



22/08/00

Architecture des Ordinateurs

164

Architecture AMD Athlon





Figure 1. AMD Athlon™ Processor Block Diagram

Architecture du PC





Caractéristiques des bus - 1

- bus ISA : Industry Standard Architecture - 1984
 - (16 bits - 8 Mhz - synchronisé par processeur)
- bus EISA : Extended ISA
 - (32 bits - 10 Mhz - 33 Mo / seconde)
- bus PCI : Peripheral Component Interconnect
 - (32 bits - 33 Mhz - 132 Mo /seconde - Indépendant processeur, plug and play)
 - Transfert donnée en mémoire sans passer par le processeur
- AGP : Accelerated Graphics Port
 - (vidéo 66 Mhz - 64 bits 528 Mo/s)
 - 4 fois débit PCI, Gestion mémoire améliorée
 - Réduction du trafic sur bus PCI

Caractéristiques des bus - 2

- bus IDE : Integrated Drive Electronic
 - (disque de 20 à 200Mo - 4 Mo/s)
- bus EIDE : Enhanced IDE (disque > 500 Mo - 16 Mo/s)
 - gère quatre disques (2 canaux)
 - gère la DMA
 - Ultra DMA 33 (DMA synchrone) 33 Mo /s
 - Plug and play
 - gestion CRC (cyclic redundancy code)
- SCSI : Small computer signal Interface
 - (4 Mo/s à 80 Mo/s)



La mémoire

- DRAM (mémoire centrale) 32 Mo minimum
 - (1 transistor) rafraîchissement périodique (8 ms)
 - EDO (Extended Data Output) - 50 ns 5 -2 - 2 - 2 (66 Mhz)
 - Bande passante maxi 264 Mo/s
 - SDRAM (synchronous DRAM) Synchrone horloge système 5-1-1-1
- SRAM (mémoire cache) Une bascule D
 - niveau 1 : intégré au processeur 64 Ko
 - niveau 2 : 512 ko minimum